前些時候，筆者給大家詳細解讀了ARM的授權模式經營之道，理解了這家英國小公司是如何生存、壯大的。今天我們再轉向技術方面，重點看看新宣布的Cortex-A12究竟是怎么回事兒。

　　【Cortex-A架構體系】

　　在消費級產品領域(臺式機、筆記本、平板機、智能手機)，Intel有兩套架構，一是2008年引入的高性能和主流級別Core(酷睿)，二就是低功耗的Atom(凌動)。

　　ARM則有三套架構，分別是高端的Cortex-A15、主流的Cortex-A9、低功耗高能效的Cortex-A7。Intel的超低壓版Core Y系列、Atom可以說分別對應前兩者，但是面對A7，Intel還沒有可以競爭的方案。

　　(ARM其實還有Cortex-R系列嵌入式、Cortex-M系列微控制器方案，但不在本文討論范圍內。)

　　很顯然，ARM在移動領域已經有了完整的布局，Intel則正努力將桌面和筆記本那一套拿過來。

　　A15、A7一高一低，可以組成big.LITTLE聯合方案，但是要注意，A15并不是用來取代A9的，而在很長的一段時間內，A9并沒有真正的后繼者。

　　A15、A7未來將會分別被64位ARMv8架構的A57、A53所取代，A9呢？它的后代在哪里呢？這就是最近宣布的：Cortex-A12。

　　A12將會和A57、A53形成新一代的三駕馬車，但在架構上它其實還是32位的ARMv8，跟其它兩位并不一樣(這個后邊詳述)。

(注意橫軸時間線不是產品上市時間，而是IP授權時間)

　　說起處理器的性能、功耗，除了依賴架構之外，生產工藝也是關鍵所在。當前的主流是28nm，接下來還會有20nm、16/14nm、10nm。

　　尤其是對于A15來說，28nm已經無法在提供足夠性能的同時將功耗控制在合理水平，這也正是bit.LITTLE誕生的理由之一。如果過渡到20nm，A15的情況無疑會好很多。

　　當然，對于移動GPU也是同樣的道理，比如Imagination PowerVR 6系列宣布了那么久還停留在紙面上，除了開發周期之外最重要的原因就是當前工藝伺候不了它，而根據與臺積電的合作，16nm才會是PowerVR 6系列的理想著陸點。

　　【A12架構縱覽、前端設計】

　　從高端層面講，A12是雙發射、亂序執行架構，整數流水線10-12級(A9 8-11級)，整合二級緩存和載入/存儲、浮點、NEON單元(標準配置而非可選)，每個群簇支持最多四核心，也可以多個群簇并聯，組成八核心、十二核心。

　　從指令集架構兼容性上講，A12、A7、A15是一家的，都是32位的ARM-v7A，均支持40位物理尋址(最大容量1TB)、128-bit AXI4總線界面、虛擬化、整合緩存。

　　相比之下，A9支持的是32位物理尋址，2×64-bit AXI4總線，外置緩存，NEON單元也是可選的。

Cortex-A12架構縱覽

　　尤其值得一提的是二級緩存，A9上是外置的，需要操作系統單獨支持，A12則和A15/A7一樣完全整合，為所有核心共享，并有自己獨立的電壓和頻率層，不過如果需要，后者也可以和CPU同步。

　　一級緩存是四路關聯，容量可選32KB、64KB，同時緩存數據線(cache line)也翻番為64Byte，以便更好地和DDR內存控制器對齊。

　　值得一提的是，A12最終也會支持big.LITTLE，同樣能夠搭配A7，但是目前的初始版本還不行，缺乏必需的一致性界面。

A9、A12/A7/A15架構特性對比

　　分支預測器比A9有了很大改進，可以大大改進能效、性能，不過在A12設計之初，ARM對其性能估計不足，直到大約三個月前才意識到錯誤，但此時時間緊迫，ARM必須做出選擇：是照常發布這個低效率的設計，還是迅速尋找替換一個更合適的分支預測器？

　　A12團隊最終選擇了A53里的分支預測器，拉過來塞給A12，并做了一些細微的針對性調整。

　　【A12后端設計】

　　A12的前端雖然比A9效率更高，但真正的性能提升來自于核心內部的執行。類似A15，A12在功能單元之前引入了多個獨立的發射隊列。

　　指令解碼進入微操作，重命名指令分派進入發射隊列，然后微操作在操作數可用的時候從發射隊列中發射出來。這一切都依賴于發射隊列的正確順序處理，A12是可以亂序執行的(絕大部分情況下)。

　　A9只有一個發射隊列，只能處理4個解碼指令；A12增加到了三個隊列，每個都比A9里更大。僅此一點就能大大提升IPC。

　　這三個發射隊列分別是：整數、FP/NEON、載入/存儲。

　　下邊就是A12、A9的簡單架構對比圖，其中藍色部分是順序執行的，粉色/黃色則是亂序執行的。很顯然，A12仍然只是部分亂序架構，只不過比A9更亂而已。

Cortex-A12

Cortex-A9

　　A12保留了A9中的兩條整數流水線，但是和A7/A15一樣加入了對整數除法的支持，A系列其它架構都沒有這一點，不過除此之外整數流水線沒啥變化。

　　FP/NEON單元的改進非常大。A9剛發布的時候，NEON代碼很少能用到，這也正是NVIDIA Tegra 2去掉了它的主要原因，不過現在情況不同了，Android和移動應用對NEON的支持已經很好了。

　　A12仍然是整數和浮點操作的物理寄存器文件相分離，但是比A9里更大了。

　　A9中的浮點和NEON指令都是順序執行的，A12將它們改成了完全亂序，至少在非內存操作上如此。FP/NEON發射隊列是雙發射的，分成兩個流水線，都可以完全亂序操作，配合也很緊密，可以在浮點和整數單元之間快速轉移數據。

　　AGU單元也變成了兩個，對應兩條流水線，而且也成了完全亂序的。

　　【提升40％？A12性能、未來展望】

　　A9架構誕生于2009年，當時智能手機才剛剛起步，而這幾年的巨變讓很多東西都完全變了，比如FP/NEON指令大大增加了，內存訪問頻率更高了，應用性能要求更高了，A9在浮點、內存方面的缺陷就暴露了出來。

　　為此，A9架構這幾年來也在不斷改進，先后衍生了四個版本：最初的r1版對應40nm工藝，主頻最高1GHz；r2版改進了預取部分，工藝不變主頻可達1.2GHz；r3版來到了32nm工藝，配合改進與調校，頻率也升至1.6GHz；最新的r4版由改進了薄弱的分支預測和內存系統，會用在28nm上，主頻有望高達2.3GHz。

　　不過，這些細微的調整并不能掩蓋A9本質上的劣勢。這，就是A12要彌補的。

　　ARM雖然也聲稱A9是亂序執行架構，但其實僅限整數部分，浮點和內存操作都是順序的。A12則變成了一個幾乎完全亂序的結構，各處設計也都有了改進。未來幾年，A9仍將繼續輔以并深挖潛力，但是很顯然，A12會有更好的性能、更高的能效。

　　在同樣的頻率下，ARM宣稱A12的性能可比A9提升40％，比如照ARM的說法，FP/NEON的改進能讓FFMPEG負載下同頻率性能提升48％！當然實際應用中肯定沒這么多。

　　能效和內核面積的改進更有趣。ARM聲稱使用同樣的制造工藝，A12的內核面積估計會比A9大最多40％，但能效可與A9持平或者更好。

　　A12 IP在幾周前才剛剛最終定案，目前已經對外提供授權。按照以往的開發周期慣例，第一款芯片將在大約一年后誕生，第一款設備則可能要2014年底或者2015年初。這段時間就是A9發揮余熱的最后時刻。

　　不過，移動市場發展這么快，兩年后還需要A12么？特別是還有高通的Krait 300的定位就很類似。或許還是那句話，沒有很差的產品，只有不合理的定價。如果能比驍龍600系列便宜很多，A12一樣會很吸引人。

　　最后提一句，ARM表示會繼續改進優化A15的功耗問題。